quartus ii
星级

4.8

quartus ii

更新时间:2020-07-23 18:01:49 当前版本:V9.0 大小:2.4GB
软件类别:行业软件 软件平台:WinAll
已下线 1363人安装1779人喜欢
应用介绍

很多传统机械设备的内部不仅仅是由各种精密的电子元件组成,并且这些元件更需要编码辅助工具的配合,而电子元件的编码是以ASIC编码为基准,因此小编为用户推荐quartus ii 9,这是一款传统的ASIC编码工具,不仅仅可以为用户提供测试开发环境,而且支持电子电路元件的调试功能,因此在开发过程中能够很好地为用提供帮助,不仅如此,它还为用户设计电路图提供了常用的开发模板,用户可以在软件窗口中完成复杂的电录设计,包括电子元件的构图表达,所以这款几乎是所有传统的电子设计开发的必需工具,而在9.0版本中,开发环境得到全面升级,支持更多常用组件,用户可以一键导入,帮助设计者进行更好地调试,并且在编译模式下,用户输入指令会被自动补齐,因此开发速度大幅提升,所以有相关需求的用户,可不要错过这款quartus ii 9哦。

安装教程

1.用户解压后点击安装程序进行安装

2.确认安装路径

3.完成安装

4.打开补丁文件夹,以文本格式打开下图文件

5.将标记处的部分修改为自己电脑MAC地址(MAC地址从cmd命令行中输入ipconfig即可找到)

6.将修改后的文件导入安装目录下

7.修改许可证路径为刚才添加的文件

8.将补丁文件夹下bin目录文件复制

9.覆盖安装文件夹源文件即可,安装过程全部结束

功能特色

1、quartus ii 9.0破解版提供了完全集成且与电路结构无关的开发包环境,具有数字逻辑设计的全部特性,包括:
2、可利用原理图、结构框图、VerilogHDL、AHDL和VHDL完成电路描述,并将其保存为设计实体文件;
3、芯片(电路)平面布局连线编辑;
4、LogicLock增量设计方法,用户可建立并优化系统,然后添加对原始系统的性能影响较小或无影响的后续模块;
5、功能强大的逻辑综合工具;
6、完备的电路功能仿真与时序逻辑仿真工具;
7、定时/时序分析与关键路径延时分析;
8、可使用SignalTap II逻辑分析工具进行嵌入式的逻辑分析;
9、支持软件源文件的添加和创建,并将它们链接起来生成编程文件;
10、使用组合编译方式可一次完成整体设计流程;
11、自动定位编译错误;
12、高效的期间编程与验证工具;
13、可读入标准的EDIF网表文件、VHDL网表文件和Verilog网表文件;
14、能生成第三方EDA软件使用的VHDL网表文件和Verilog网表文件。

常见问题

一、多功能管脚的设置
在用FLASH分配完管脚后编译出现如下错误:
Error: Can’t place multiple pins assigned to pin location Pin_108 (IOC_X34_Y2_N0)
nfo: Fitter preparation operations ending: elapsed time is 00:00:00 
Error: Can‘t fit design in device
Error: Quartus II Fitter was unsuccessful. 2 errors, 0 warnings
Error: Quartus II Full Compilation was unsuccessful. 4 errors, 56 warnings
原因是不能分配给多功能管脚PIN_108。
这是由于PIN_108是一个多功能管脚,还有一个功能是nCEO,也是默认的功能。如果要用它当普通IO,需要提前设置一下:assignments》device》device and pin options》dual-purpose pins里面把nCEO设置成use as regular i/o就可以了。
二、仿真时存储器初始化
在使用FPGA内部的RAM时,会有一个初始化文件.mif,给RAM加上初始值或当作ROM用,因此仿真时必须把相应数据导入,首先要把mif文件转换为.hex文件或.rif文件。
在Quartus II环境下,打开mif文件,点Save As,选择Hexadecimal(Intel-Format) File(*.hex),或者点击Export,用Save as type选择RAM Initialization File (*.rif),也可能在命令行下输入:
mif2rif 
打开ram模块文件,找到lpm_file或init_file,指向刚刚生成的hex文件或rif文件。
lpm_ram_dp_component.lpm_file = “path
使用hex文件时,不需要compiler directives,使用rif文件时,需要加入USE_RIF,如下
vlog -work alter_mf altera_mf.v +define+USE_RIF=1
这样就完成了数据导入。
三、多模块或多进程驱动同一信号
Error (10028): Can‘t resolve multiple constant drivers for net “FLASH_A[7]” at led.v(32)
用Verilog描述电路时,一个信号只能在一个进程中驱动,如果在多个进程中对其驱动的话将产生如上错误。解决方法为可以另加一个信号,通过在另一个进程中监视这个信号做出相应的动作。
     

更多行业软件